港杂费的英文:求助高手赐教一个VHDL编的十进制减法计数器

来源:百度文库 编辑:杭州交通信息网 时间:2024/04/29 21:54:01
求助高手赐教一个VHDL编的十进制减法计数器

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JSQ IS
PORT(CLK:IN STD_LOGIC;
AOUT:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);
C:OUT STD_LOGIC);
END;
ARCHITECTURE ART OF JSQ IS
BEGIN
PROCESS(CLK)IS
BEGIN
IF RISING_EDGE(CLK)THEN
IF AOUT=0 THEN
AOUT<="1001";
C<='1';
ELSE
AOUT<=AOUT-1;
C<='0';
END IF;
END IF;
END PROCESS;
END;