杭州交通信息网xl4015 pdf:用16K×8位的DRAM芯片构成64K ×32位存储器
来源：百度文库 编辑：杭州交通信息网 时间：2024/04/27 17:56:06
（1）共需要多少片DRAM芯片？
（2）画出该存储器的组成框图。
（3）设存储器读/写周期为0.5s，CPU在1 s 内至少要访问一次。试问采用那种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需要的实际刷新时间是多少
谢谢拉
（2）画出该存储器的组成框图。
（3）设存储器读/写周期为0.5s，CPU在1 s 内至少要访问一次。试问采用那种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需要的实际刷新时间是多少
谢谢拉
根据题意，存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，
共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成
整个存储器，其中使用一片2：4 译码器。
(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，
如果采用集中刷新，有64us 的死时间，肯定不行
如果采用分散刷新，则每1us 只能访存一次，也不行
所以采用异步式刷新方式。
假定16K*1 位的DRAM 芯片用128*128 矩阵存储元构成，刷新时只对128 行进行异步
方式刷新，则刷新间隔为2ms/128 = 15.6us，可取刷新信号周期15us。
刷新一遍所用时间＝15us×128＝1.92ms
图我画不好自己找本书画吧
扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
用2组地址线还有4条数据线还有。。。 记不清了
呵呵 不好意思啊
字扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
用2组地址线还有4条数据线还有。。。 记不清了
呵呵 不好意思啊
存储总容量为64KB，故地址总线需16 位。现使用16K*8 位DRAM 芯片，
共需16 片。芯片本身地址线占14 位，所以采用位并联与地址串联相结合的方法来组成
整个存储器，其中使用一片2：4 译码器。
(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us，
如果采用集中刷新，有64us 的死时间，肯定不行
字扩展有串联 位扩展有并联
要4*4=16个DRAM芯片
用16K×8位的DRAM芯片构成64K ×32位存储器
设计一个用64K*1位的芯片构成256K*16位的存储器，画出组织结构图。
16k X 8位dram需几次才能刷新？
设某机采用1K*4位动态RAM芯片（片内是64*64结构）组成16K*8位的存储器。
怎样由一个“8K*4”的存储器芯片用字位扩展法扩展为“64K*8”的存储器。
用几片2K×2存储芯片构成一个4K×4存储芯片?
我刚在书上的看到存储芯片的参数“64K*8位”，请问64K代表什么？由它你能得到什么信息？8位是什么意思？
我们用的书和本子 8k 16k 32k 是什么意思~~
SIM卡类型中8K，16K，32K，64K有什么区别吗？
8k/16K样本纸张的具体尺寸