湖北经济学院跑步app:电子爱好请进

MAX+PLUSⅡ开发系统是一个完全集成化、易学易用的可编程逻辑设计环境，它可以在多种平台上运用。它所提供的灵活性和高效性是无可比拟的。其丰富的图形界面，辅之以完整的、可及时访问的在线文档，使学生能够轻松掌握和使用MAX+PLUSⅡ软件。
MAX+PLUSII 普遍认为MaxplusII曾经是最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA。
在这里我们可以先看一看用FPGA／CPLD开发工具进行电路设计的一般流程，通常可将FPGA/CPLD设计流程归纳为以下7个步骤，这与ASIC设计有相似之处。
1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。
2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。
3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。
4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。
5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完成。
6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。
7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产

protel是画电路图的，最主要的功能是自动布线。用过protel DXP 2004sp2，安装文件1。8g，硬盘上还有 。到现在许多PCB工程师们也许还在使用Protel99或者protel99se在他们所熟悉的编辑环境下进行PCB设计，他们都很有经验，能够在protel99或protel99se上设计出一块很棒的PCB。但有的时候他们甚至不相信软件的智能化给他们带来的巨大方便。于是许多PCB工程师根本不使用软件带有的强大的自动布线功能，因为即使重复布上几百次都不能得到他们满意的方案，或是调整的线太多还不如完全手工布线。这些都让他们不愿意接受也不相信更新换代了的人工智能能给他们的设计带来什么巨大的方便，他们相信的只是他们多少年积累的经验。但实际上他们都很清楚当他们设计一块多层高密度PCB所需要付出的代价是什么，同时他们也希望真的有那么一款软件能让他们的设计效率有极大的提高的PCB设计软件。现在Altium公司2004年最新产品Protel 2004完全能满足这方面的要求。当然Protel 2004面对的用户不光是为了方便这些有多年经验的PCB工程师们。Protel 2004同时还降低了制作PCB的门槛，通过短时间的培训(即使是自学)，很短时间您都可以很快的制作一块合格的PCB。