杭州交通信息网泰国firm20男主角:第一代的IDE和第二代的SADA有什么区别?
来源：百度文库 编辑：杭州交通信息网 时间：2024/05/08 05:27:45
随着当前硬盘的数据传输率越来越高，传统的并行ATA（PATA)接口日益逐渐暴露出一些设计上的缺陷，其中最致命的莫过于并行线路的信号干扰问题：随着接口工作频率的提升，数据线路中电气性质的任何差异都可能令各线路的时钟信号不匹配，从而导致数据到达时间不一致，甚至造成数据传输错误；此外，当数据在数据线中传递的时候，并行ATA的数据线就会因为线缆的长度和电压的变化而形成一个不断变化的电磁场，进而影响到其它数据线中的数据传递，这种干扰的影响会随着总线频率的提升逐渐增大，而这些都是并行ATA所无法克服的设计上的缺陷。
并行ATA总线只是简单的CRC校验，一旦接收方发现数据传输出现问题，就会自行将这些数据丢弃、然后要求重发，这也造成了一定的性能损失。 并行ATA接口（Parallel ATA，以下简称PATA）规范诞生至今已有接近十年的历史，客观的说，并行总线时钟频率只有8.33MHz的时代，即ATA-33时代以前，上述这些问题还不严重，但从ATA-66开始、由于总线时钟频率提升到16.67MHz，为避免上述问题，不得不在旧有的40Pin排线的基础上增加了40根屏蔽地线，实践证明，这种设计是成功的，但随着ATA-100再度将总线时钟频率升至25MHz，信号干扰现象又开始变得严重起来。 在继续改造线路不太现实的情况下，Seagate和Intel所倡导的串行ATA（Serial ATA，以下简称SATA）接口几乎成为IDE设备物理接口的唯一可行化解决方案，虽然另一业界巨头Maxtor也尝试过推出ATA-133接口规范，但最终因为效能问题未能得到业界认可，串行ATA由此成为一种必然趋势。 事实上，除了信号干扰这一根本原因之外，PATA还有许多不尽如人意的地方，譬如不支持热插拔、冗错性差、功耗高、影响散热及连接线长度有限等等。
http://it.people.com.cn/GB/42889/42917/3592709.html
速度快，稳定，再说就是多余了